Page 164 - ЭВМ

После обособления RISC-процессоров в отдельный класс
процессоры с традиционными наборами команд стали называться
CISC-процессорами с полным набором команд. Как правило, в этих
процессорах команды имеют много разных форматов и требуют для

своего представления различного числа ячеек памяти. Это обусловли-
вает определение типа команды в ходе ее дешифрации при исполне-
нии, что усложняет устройство управления процессора и препятству-
ет повышению тактовой частоты до уровня, достижимого в RISC-
процессорах на той же элементной базе.
В настоящее время на основе пионерских разработок компаний
NexGen и AMD, подхваченных компанией Intel, предпринята попытка

решить проблему повышения производительности в рамках архитек-
туры х86. Эти компании в последних разработках, сохраняя преем-
ственность по системе команд с CISC-микропроцессорами семейст-
ва х86, создают новые устройства с использованием элементов RISC-
архитектуры. Примером такого подхода могут служить микропроцес-
соры Nx586 (компания NexGen), K5, Кб (компания AMD), Pentium

PRO, Pentium II (компания Intel), использующие концепцию разде-
ленной (decoupled) архитектуры и RISC-ядра. В микропроцессор
встраивается аппаратный транслятор, превращающий команды х86,
в команды RISC-процессора. При этом одна команда х86 может по-
рождать до четырех команд RISC-процессора. Исполнение команд
происходит, как в развитом суперскалярном процессоре. Компания
Intel использовала этот подход в своем микропроцессоре Pentium Pro,

что весьма укрепило ее позиции на фоне достижений RISC-
архитектур.
Для дальнейшего повышения производительности современных
микропроцессоров разработаны различные структурные методы
уменьшения времени доступа.

Совершенствование архитектуры микропроцессоров и механиз-
мов доступа к памяти не может происходить без принятия совокупно-
сти соглашений о структуре программ и обрабатываемых данных. Это
обусловлено, например, тем, что время доступа в основную память
десять и более раз больше, чем время выполнения преобразований
данных в регистрах процессора, потому необходимо находить реше-
ния по уменьшению времени доступа, учитывающие этот факт.
Идеальная память должна обеспечивать процессор командами

и данными так, чтобы не вызывать простоев процессора. При этом
память должна иметь большую емкость. В современных условиях
уменьшение времени доступа достигается введением многоуровневой

160