Page 99 - E-MODUL ORGANISASI DAN ARSITEKTUR KOMPUTER FIX

Pada saat CK naik/aktif/bernilai 1 maka kondisi keluaran Q
ditentukan oleh masukan JK. Kondisi Set (keluaran bernilai 1)
tercapai pada saat JK bernilai 10. Kondisi Reset (keluaran berniali o)

tercapai pada saat JK bernilai 01. Pada flip flop JK tidak ada lagi
kondisi pacu (race condition) seperti pada flip flop SR. Pada saat JK

bernilai 11 maka nilai keluaran Q akan berubah-ubah (toggle) pada
setiap detaknya.

Gambar 5.13 Diagram detak untuk flip flop JK

Diagram detak (Clock diagram)

Perubahan kondisi flip flop disebabkan oleh perubahan detak dapat
digambarkan dalam diagram detak. Pada diagram tersebut
digambarkan bagaimana pengaruh setiap perbuhan detak terhadap

nilai keluaran flip flop JK.

Flip flop JK master dan slave

Flip flop master-slave dibangun agar kerja flip flop JK lebih stabil
yaitu dengan menggabungkan dua buah flip flop JK. Flip flop

pertama disebut master dan flip flop kedua disebut slave. Master
merupakan flip flop yang diatur oleh sinyal pendetak pada saat naik

85