Page 44 - E-MODUL ELEKTRONIKA DASAR
P. 44
E-MODUL ELEKTRONIKA DASAR
Vm 2Vm
x
C1 C3
Vi = Vm D1 D2 D3 D4
2Vm 2Vm
C2 C4
Vo = 4Vm
Gambar 33. Voltage Quadrupler
Selama setengah siklus negatif pertama:
Selama setengah siklus negatif pertama, dioda D 2 adalah bias maju dan dioda D 1,
D 3 dan D 4 adalah bias terbalik. Oleh karena itu, dioda D 2 memungkinkan arus listrik
melaluinya. Arus ini akan mengalir ke kapasitor C 2 dan mengisinya. Kapasitor C 2 diisi dua
kali tegangan puncak sinyal input (2V m). Ini karena muatan (V m) yang disimpan dalam
kapasitor C 1 habis selama setengah siklus negatif.
Oleh karena itu, tegangan kapasitor C 1 (V m) dan tegangan input (V m)
ditambahkan ke kapasitor C 2 I.e Tegangan kapasitor + tegangan input = V m + V m = 2V m.
Akibatnya, kapasitor C 2 terisi ke 2V m.
Selama setengah siklus positif kedua:
Selama setengah siklus positif kedua, dioda D 3 adalah bias maju dan dioda D 1, D 2
dan D 4 adalah bias terbalik. Dioda D 1 adalah bias balik karena tegangan pada X negatif
karena tegangan bermuatan V m, melintasi C 1 dan, dioda D 2 dan D 4 adalah bias balik karena
orientasinya. Akibatnya, tegangan (2V m) di kapasitor C 2 habis. Muatan ini akan mengalir
ke kapasitor C 3 dan mengisi daya ke tegangan 2V m yang sama.
Selama setengah siklus negatif kedua:
Selama setengah siklus negatif kedua, dioda D 2 dan D 4 adalah bias maju
sedangkan dioda D 1 dan D 3 adalah bias terbalik. Akibatnya, muatan (2V m) yang disimpan
dalam kapasitor C 3 habis. Muatan ini akan mengalir ke kapasitor C 4 dan mengisi daya ke
voltase yang sama (2V m).
Kapasitor C 2 dan C 4 dalam seri dan tegangan output diambil melintasi dua seri
kapasitor yang terhubung C 2 dan C 4. Tegangan kapasitor C 2 adalah 2V m dan kapasitor C 4
a
ge 44
P
