Page 128 - coba Revisi Modul Organisasi dan Arsitektur Komputer_Neat
P. 128
Gambar 4.14 Aliran instruksi dari memori ke Register
instruksi
Data 8 bit akan keluar dari Memori RAM menuju bus
W, bersamaan dengan itu, data dari bus W akan diambil
ke dalam Register Instruksi. Akhir tahap ini, 8 bit
instruksi sudah berada dalam Register Instruksi.
Siklus Fetch Keseluruhan
Tahap pengalamatan (address state), penambahan nilai
pencacah (increment state) dan pengambilan instruksi
dari memori (memory state) disebut juga dengan siklus
fetch. Berikut ini adalah gambar komponen-komponen
yang aktif (warna abu-abu) pada setiap tahapan T1, T2,
T3:
118
