Page 17 - coba Revisi Modul Organisasi dan Arsitektur Komputer_Neat
P. 17
Gambar 1.3 Simbol Flip Flop SR
Detak (Clock)
Flip flop SR di atas bekerja secara asinkron. Nilai S dan
R dapat berubah kapan saja dan dalam tempo yang
tidak bersamaan. Detak (clock) ditambahkan pada sisi
masukan untuk menjaga sinyal masukan agar bekerja
dalam tenggang tempo yang bersamaan. Kendali ini
membantu flip flop lebih stabil. Detak ditambahkan
sebelum sinyal S dan R masuk ke dalam rangkaian Flip
flop. Masing. masing sinyal masukan di NAND-kan
dengan detak.
Pada saat dekat bernilai o, tidak ada perubahan sinyal
yang masuk ke dalam flip flop. Sebaliknya, jika detak
bernilai 1 maka kondisj keluaran flip flop, Q, akan
menyesuaikan dengan kondisi masukan dan R,
berdasar aturan dalam tabel kebenaran.
Flip flop SR yang 'disempurnakan' memiliki 3 sinyal
masukan dan 2 jalur keluaran.
7
