Page 65 - FIX MODUL_Neat
P. 65
Tabel 2.2 Tabel Kebenaran pada diagram logika
decoder 1/8
Sinyal Masukan Keluaran
In 0 In 1 In 2 EN Aktif
0 0 0 1 Out 0
0 0 1 1 Out 1
0 1 0 1 Out 2
0 1 1 1 Out 3
1 0 0 1 Out 4
1 0 1 1 Out 5
1 1 0 1 Out 6
1 1 1 1 Out 7
ᵠ ᵠ ᵠ 0 Tidak ada
53
