Page 23 - E-MODULE RANGKAIAN ARUS BOLAK BALIK (AC)
P. 23

IC); maka kita mengharapkan tegangan puncak resistor VR = IR R menjadi sangat kecil pada

               frekuensi yang sangat rendah.


               Di  sisi  lain,  dapat  kita  anggap  frekuensinya  sangat  tinggi.  Kemudian  reaktansi  kapasitif
               mendekati nol dan arus puncak, yang ditentukan oleh resistansi saja, sehingga akan didapatkan

               persamaan    =        . Tegangan puncak resistor VR = IR akan mendekati tegangan sumber
                                 0
                             
               puncak     pada frekuensi yang sangat tinggi.
                        0
               Alasan ini mengarah kita untuk berharap bahwa VR akan meningkat terus dari 0 ke     sebagai
                                                                                                 0
                  meningkat dari 0 ke frekuensi yang lebih tinggi. Maka Hukum loop Kirchhoff harus dipatuhi,
               sehingga tegangan kapasitor VC akan berkurang dari     ke 0 selama perubahan frekuensi yang
                                                                   0
               sama.  Analisis  kuantitatif  akan  menunjukkan  kepada  kita  bagaimana  perilaku  ini  dapat

               digunakan sebagai filter.


               Tujuan  dari  analisis  kuantitatif  adalah  untuk  menentukan  arus  puncak  I  dan  dua  tegangan
               puncak  VR  dan  VC  sebagai  fungsi  amplitudo  ggl       dan  frekuensi    .  Prosedur  analitik  ini
                                                                  0
               didasarkan pada fakta bahwa arus sesaat i akan sama untuk dua elemen rangkaian secara seri.


               Menganalisis Rangkaian RC dengan diagram Fasor











          Mulailah    dengan    Arus  dan  tegangan  resistor  Resistor seri dan kapasitor  Panjang fasor ggl,    ,

                                                                                                               0
          menggambar  fasor     sefasa,  jadi  tariklah  fasor  paralel    dengan     ggl,  adalah  sisi  miring

          arus dengan panjang   tegangan      resistor   yang  sehingga  tegangan  sesaat  dari  segitiga  siku-
          I.  Ini  adalah  titik   panjangnya  VR sejajar dengan  memenuhi      +    =   .  siku  yang  dibentuk

                                                                                
                                                                                      
          awal karena elemen    fasor  arus  I.  Arus  kapasitor  Ini   adalah      vektor  oleh  fasor  resistor

          rangkaian       seri   mendahului          tegangan  penambahan  fasor,  jadi  dan  kapasitor.  Jadi
          memiliki arus i yang   kapasitor  sebesar  90 ,  jadi  gambarkan    fasor    ggl     0 2  =       2  +    .
                                                         
                                                                                                           2

                                                                                                            
          sama. Sudut di mana   gambarlah    fasor   tegangan  sebagai jumlah vektor dari

          fasor  ditarik  tidak   kapasitor  dengan  panjang  VC  dua  fasor  tegangan.  Ggl
          relevan.              yaitu  90   di  belakang  [yaitu,  adalah      =    cos     ,
                                           

                                                                                 0
                                searah  jarum  jam  (cw)  dari]  maka  fasor  ggl  berada
                                fasor saat ini.                 pada sudut     .






                                                                                                     15
   18   19   20   21   22   23   24   25   26   27   28