Page 27 - coba Revisi Modul Organisasi dan Arsitektur Komputer_Neat

sinyal pendetak pada saat turun (negatif). Pada saat

sinyal detak berada pada kondisi naik, master yang aktif
dan slave menjadi tidak aktif dan sebaliknya pada saat

sinyal detak pada kondisi turun, master tidak aktif dan

slave aktif.

Gambar 1.14 Flip flop JK Master Slave

1.4 Flip Flop Toggle (T Flip Flop)

Flip flop T adalah kondisi khusus dari flip flop JK.

Masukan T dihubungkan dengan JK sekaligus. Pada

flip flop T, J dan K akan bernilai sama oo atau 11.

Simbol

Gambar 1.15 flip flop T berasal dari flip flop JK

17