Page 295 - Untitled

༛
วงจรดิจิตอล฽ละลอจิก༛ ༛ ༛บททีไ༛9༛ชิฟรีจิส฼ตอรຏ༛༛༛279

༛ ༛ ༛ จากตาราง฽สดงการท้างาน༛฼มืไออินพุต༛A༛฽ละ༛B༛เดຌรับลอจิก༛1༛พรຌอมกัน༛จะ฼ปຓนการจ຋ายขຌอมูล༛
1༛฿หຌกับวงจร༛฽ต຋฼มืไออินพุต༛A༛หรือ༛B༛เดຌรับลอจิก༛0༛ตัว฿ดตัวหนึไงหรือทัๅงสองอินพุตจะ฼ปຓนการจ຋ายลอจิก༛
0༛฿หຌกับวงจร༛ส้าหรับการควบคุม฿หຌขຌอมูลเป฽สดงผลทีไขา༛Serial-Out༛ตຌองท้าการจ຋ายสัญญาณพัลสຏหรือ
สัญญาณนาฬิกา฿หຌกับขา༛Clock༛จ้านวน༛8༛พัลสຏ༛
ຏ
༛ ༛ ༛ จากรูปทีไ༛9.4༛(ข)༛฽สดงสัญลักษณ฽บบมาตรฐาน༛IEEE/ANSI༛ชืไอ༛SRG8༛หมายถึง༛Shift༛
Register༛ขนาด༛8༛บิต༛฼ครืไองหมาย༛->༛ทีไขา༛Clock༛หมายถึง༛฼มืไอมีการจ຋ายสัญญาณพัลสຏ฿หຌกับขานีๅ༛ขຌอมูล
จะ฼ลืไอนจากซຌายมือเปทางขวามือ༛
༛ ༛
9.5༛ชิฟรีจิส฼ตอรຏ฽บบขนาน฽ละส຋งออกตามล้าดับ༛(Parallel-IN༛Serial-Out༛Shift༛Register)༛

ู
ู
຋
ั
༛ ชิฟรีจิส฼ตอรຏ฽บบ༛PISO༛฼ปຓน฽บบทีไส຋งขຌอมล฼ขຌาฟลิปฟลอปทุกตวพรຌอมกัน༛฽ตจะส຋งขຌอมลออก
ຌ
ี
ั
ตามล้าดบ༛มวงจรดังรูปทีไ༛9.5༛ประกอบดวย༛J-K༛ฟลิปฟลอป༛4༛ตัว༛ท้างาน฼ปຓน༛D༛ฟลิปฟลอป༛฾ดยทีไ༛
຋
ั
ฟลิปฟลอป฽ตละตวจะมขา฼คลียรຏ༛(CLR)༛฽ละขาพรี฼ซต༛(PR)༛ขา฼คลียรຏของฟลิปฟลอป฽ต຋ละตวจะต຋อ
ี
ั
รวมกัน༛ปกติขานีๅตຌอง฼ปຓนลอจิก༛1༛฼สมอ༛฽ละตຌองปງอนลอจิก༛1༛฼ขຌาขา༛J༛฽ละขา༛K༛ของฟลิปฟลอปตัว฽รก༛
༛

I I I I
1 2 3 4

Q Q Q

I
5
༛
รูปทีไ༛9.5༛ชิฟรีจิส฼ตอรຏ฽บบ༛PISO༛

༛
ู
༛ การท้างานของวงจรจะ฼ริไมจากการท้า฿หຌขຌอมล฿นชิฟรีจิส฼ตอรຏ฼ปຓน༛0000 2༛฾ดยการท้า฿หຌขา༛CLR༛༛
ิ
ของฟลิปฟลอปทุกตัว฼ปຓนลอจิก༛0༛ต຋อจากนัๅนจึงท้า฿หຌ฼ปຓนลอจิก༛1༛฽ลຌวปງอนสัญญาณ฼ขຌาทีไอน฼วอรຏ฼ตอรຏ༛༛
I1-I4༛฼มืไอมสัญญาณนาฬิกาปງอน฼ขຌามา༛1༛พลสຏ༛จะท้า฿หຌขຌอมูลถูกส຋ง฼ขຌาชิฟรีจิส฼ตอรຏครบทัๅง༛4༛บิต༛
ั
ี
ขณะ฼ดียวกันขຌอมูลทีไ༛I4༛จะปรากฏทีไ฼อาตຏพุต༛Q༛ของฟลิปฟลอปตัวสุดทຌาย༛ดังนัๅนการปງอนขຌอมูล฼ขຌา฽ละ
ส຋งออกจะตຌอง฿ชຌสัญญาณนาฬิการวม༛4༛พัลสຏ༛ถຌาขຌอมูล฼ปຓนขนาด༛4༛บิต༛
༛
༛
༛