Page 53 - E-Jobsheet TDLE untuk SMK Kelas X

E-Jobsheet Rangkaian Flip-flop

KELAS/SEMESTER : X / 2

Gambar 4.3 Timing diagram flip-flop S-R dengan clock

Tabel 4.1 Tabel kebenarana S-R Flip-flop

Ikhtisar dari NAND gate latch :

1. SET = 0 , RESET = 0 adalah keadaan tak menentu dan tidak seharusnya digunakan.
2. SET = 0, RESET = 1 selalu menghasilkan Q2 = 1, tanpa mempedulikan keadaan output FF
sebelumnya. Ini disebut mengeset atau stting FF pada keadaan 1 atau keadaan tinggi.
3. SET = 1, RESET = 0 selalu menghasilkan Q2 = 0, tanpa mempedulikan keadaan output FF
sebelumnya. Ini disebut mereset FF pada keadaan 0 atau keadaan rendah.
4. SET = 1, RESET = 1 tidak mempengaruhi keadaan FF. FF tetap berada pada keadaan
sebelumnya.

41
SMK NEGERI 5 MAKASSAR