Page 49 - E-MODUL ELEKTRONIKA DASAR
P. 49
E-MODUL ELEKTRONIKA DASAR
dan mengisi daya ke nilai puncak tegangan input I.e. V m. Di sisi lain, dioda D 1 adalah bias
terbalik selama setengah siklus negatif. Jadi diode D 1 tidak memungkinkan arus listrik
melaluinya. Dengan demikian, kapasitor C 1 dan kapasitor C 2 dibebankan selama setengah
siklus alternatif.
Tegangan output diambil melintasi dua seri kapasitor yang terhubung C 1 dan C 2.
Jika tidak ada beban yang terhubung, tegangan output sama dengan jumlah tegangan
kapasitor C 1 dan tegangan kapasitor C 2 I.e. C 1 + C 2 = V m + V m = 2V m. Ketika beban
dihubungkan ke terminal keluaran, tegangan keluaran Vo akan menjadi kurang dari 2V m.
Rangkaian ini disebut pengganda tegangan gelombang penuh karena salah satu kapasitor
keluaran sedang diisi selama setiap setengah siklus dari tegangan input.
b. Rangkaian Pelipat Tiga
Rangakaian pelipat tiga tegangan dapat diperoleh dengan menambahkan satu
tahap dioda-kapasitor ke rangkaian pengganda tegangan setengah-gelombang.
Selama setengah siklus positif pertama:
Selama setengah siklus positif pertama dari sinyal AC input, dioda D 1 adalah bias
maju sedangkan dioda D 2 dan D 3 adalah bias terbalik. Oleh karena itu, dioda D 1
memungkinkan arus listrik melaluinya. Arus ini akan mengalir ke kapasitor C 1 dan mengisi
daya ke nilai puncak tegangan input I.e. V m.
Vo = 3Vm
Vm 2Vm
x
C1 C3
Vi = Vm D1 D2 D3
2Vm
C2
Gambar 32. Voltage Tripler
Selama setengah siklus negatif:
Selama setengah siklus negatif, dioda D 2 adalah bias maju sedangkan dioda D 1
dan D 3 adalah bias terbalik. Oleh karena itu, dioda D 2 memungkinkan arus listrik
melaluinya. Arus ini akan mengalir ke kapasitor C 2 dan mengisinya. Kapasitor C 2 diisi dua
kali tegangan puncak sinyal input (2V m). Ini karena muatan (V m) yang disimpan dalam
kapasitor C 1 habis selama setengah siklus negatif.
Page 43
