Page 83 - E-Modul PRE

berlogika 0, maka perubahan logika pada

input R dan S tidak akan mengakibatkan

perubahan pada output Q dan Qnot. Akan

berlogik 1, maka
tetapi apabila pulsa clock

perubahan pada input R dan S dapat

mengakibatkan perubahan pada output Q

dan Q not.

Flip
.
c) D -Flop

Rangkaian Data Flip -Flор)
-Flор (D Flір

merupakan pengembangan dari RS flip
-flop.

flip
Data -flop
merupakan dasar dari

rangkaian utama sebuah memari

penyimpan data digital. Input flip
-
pada RS

flop adalah 2 buah yaitu R (reset) dan S

Set
(set), input (S) dihubungkan pada input

-flop
Reset (R) pada RS flip yang

menggunakan sebuah inverter (gerbang

NOT), sehingga terbentuk satu masukan

baru yang disebut input data (D). Pada D

-flop kondisi output terlarang (tidak
flip

tentu) tidak lagi terjadi.

73

73