Page 81 - E-Modul PRE

RS
Gambar 34. Clocked Flip
-Flop.

Tabel 8. Tabel Kebenaran RS -Flop
Flip

S B Q Q Keterangan

0 0 1 1 Terlarang

0 1 1 0 Set (memasang)

1 1 1 0 Stabil I

1 0 0 1 Reset (melepas)

1 1 0 1 Stabil II

0 0 1 1 Terlarang

1 1 Q n Q n Kondisi memori (mengingat)

Yang dimaksud kondisi terlarang yaitu

keadaan yang tidak diperbolehkan kondisi

output Q sama dengan Q not yaitu pada

saat S=0 dan R=0.

Yang dimaksud dengan kondisi memori

yaitu saat S=1 dan R=1, output
Q dan Q not

akan menghasilkan perbedaan yaitu jika

71

71